Verilog HDL程序设计实例详解(附CD光盘1张)
| 商家名称 |
信用等级 |
购买信息 |
订购本书 |
|
|
 |
Verilog HDL程序设计实例详解(附CD光盘1张) |
 |
|
|
Verilog HDL程序设计实例详解(附CD光盘1张) |
|
基本信息·出版社：人民邮电出版社
·页码：369 页
·出版日期：2008年04月
·ISBN：7115176329/9787115176325
·条形码：9787115176325
·版本：第1版
·装帧：平装
·开本：16
·正文语种：中文
·丛书名：EDA技术丛书
内容简介 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及Verilog HDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器／计数器、乘法器／除法器、编码器／译码器、状态机、SPI Master Controller、I2C Master controller、CAN Protocol Controller、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相应的Testbench，所举实例具有很强的实用性和代表性，每个实例均给出了介绍、功能分析、程序代码和结果演示。
本书内容来自作者实际工作经验的总结及平常收集整理的相关资料，步骤详细，实例丰富，讲述循序渐进，是广大IC设计工程师、电子工程人员和高校师生不可多得的一本Verilog HDL参考用书。
目录 第1章 Verilog HDL基础知识.
1．1 Verilog HDL的基础语言知识
1．2 ModelSim SE使用简介
第2章 加法器／计数器实例
2．1 1bit半加法器adder设计实例
2．2 1bit全加法器full_add设计实例
2．3 同步4bit全加法器adder4设计实例
2．4 4bit计数器count4设计实例
2．5 8bit BCD码计数器count60设计实例
第3章 乘法器／除法器实例
3．1 加法树乘法器add tree mult设计实例
3．2 查找表乘法器lookup_mult设计实例
3．3 布尔乘法器booth_mult设计实例
3．4 移位除法器shift_divider设计实例
第4章 编码器／译码器实例
4．1 二进制编码器bin_enc设计实例
4．2 曼彻斯特编译码器manch_ed设计实例
4．3 密勒译码器miller_de设计实例
...........
第5章 状态机实例
第6章 SPI Master Controller实例
第7章 I2C Master Controller实例
第8章 CAN Master Controller实例
第9章 memory模块实例
第10章 JPEG图像压缩模块实例
第11章 DES/AES加密模块实例
第12章 ATA主机控制器实例
第13章 8位RISC-CPU实例
缩略语
参考文献
……
