新人请教verilog HDL的延时问题。求高人指点：如何用verilog HDL实现延时1毫秒、2毫秒？芯片的时钟频率为50MHz。还望论坛里的前辈不吝赐教，感激不尽…… [解决办法]仿真延时还是综合延时？仿真用#50这样的，综合延时你就计数器打拍[解决办法]可以。网上搜搜就知道应该怎么样互相调用了
