fpga verilog 8位加法器
用相同的两个键分时输入A[7..0],B[7..0]的值,用sel选择是给A还是B,代码如下,但为啥A,B值总是相同的,搞好久了,不知错在何处,求指导。
always @(en or sel or Cin or asc or in) begin
if(en==1'b1) begin
if(sel==1'b1) A=in;
else B=in;
case({asc,Cin})//stimulate output
2'b00:state=7'b0000_110;//state '1'
2'b01:state=7'b1011_011;//state '2'
2'b10:state=7'b1001_111;//state '3'
2'b11:state=7'b1100_110;//state '4'
default:state=7'b0000_000;
endcase
end
else state=7'b0000_000;//state '0'
end