有人做过fpga上总线的IP核开发吗？
要求简单描述如下
1.自己编写代码，实现PLB总线（IBM的CoreConnect总线的一部分）的功能
2.再添加一个master，一个slave，实现功能
一直没有头绪，到这里来看看哈，望各位高手不吝赐教啊
问题如下：
1.有没有什么IP核的集成，设计规范？
2.有没有人做过类似的项目？
谢谢了
[解决办法]
没做过，
但记得好像那些 FPGA厂家 比如xilinx,altera,lattice,actel.Handson等等，他们都有相关的IP包，至于是否能开源？
这个好像有难度， 如果你们的量足够，我肯定厂家可能开源给你啊。
[解决办法]
如果有看得到的IP包可以学，做起来会快很多。
没有的话建议楼主一定搞清楚协议、自己的需求，把流程分解开来，涉及到具体的设计就比较容易找到解决方法。
